vcs编译选项

-full64 在64-bit模式下编译，生成64-bit模式仿真的可执行文件
-lca 使用用户限制功能
-f <filename> 指定文件列表的文件名，文件中可包括源代码文件的路径和名称，也可以包括编译选项参数
+v2k 支持Verilog-2001标准
-sverilog 支持system verilog 语法
-timescale=<time_unit>/<time_precision> 指定timescale
-ntb_opts  uvm-1.2 导入uvm库
-R 在编译之后立即执行产生的可执行文件
-cm <options> 指定覆盖率的类型，包括：line、cond、fsm、tgl、branch、path（路径覆盖）和assert（断言覆盖）。
如果包括两种或以上的覆盖率类型，可用“+”，如-cm line+cond+fsm+tg
-cm_dir <directory_path_name> 指定覆盖率统计结果的存放路径

vcs仿真选项

+UVM_TESTNAME=<testname> 指定测试用例